半導體行業最激進的變化:2D材料,它的處理妖精视频网页版機可以提供幫助嗎？
文章導讀：管在半導體製造中引入任何新材料都會帶來痛苦和折磨，但過渡到金屬二硫屬化物 (TMD：transition metal dichalcogenides) 支持各種新的器件概念，包括BEOL晶體管和單晶體管邏輯門。新的背柵（back-gate ）和分柵（split-gate）晶體管已經顯示出二維設計的前景。麵對新的材料前景，妖精视频网页版機可以提供幫助嗎？
將二維材料集成到傳統的半導體製造工藝中可能是芯片行業曆史上更激進的變化之一。盡管在半導體製造中引入任何新材料都會帶來痛苦和折磨，但過渡到金屬二硫屬化物 (TMD：transition metal dichalcogenides) 支持各種新的器件概念，包括BEOL晶體管和單晶體管邏輯門。新的背柵（back-gate ）和分柵（split-gate）晶體管已經顯示出二維設計的前景。麵對新的材料前景，妖精视频网页版機可以提供幫助嗎？
一段時間以來，人們已經了解了諸如 MoS 2和 WS 2等 TMD 對晶體管溝道的優勢。隨著器件的縮小，溝道厚度也需要縮小，以最大限度地減少短溝道效應。然而，在矽中，非常薄的層會受到載流子遷移率降低的影響。陷阱（ traps ）和其他界麵缺陷（interface defects）的影響壓倒了體積特性。
相比之下，二維材料沒有平麵外懸掛鍵（out-of-plane dangling bonds,），從而減少或消除了界麵效應。雖然業界一致認為 3nm 是矽溝道的實際厚度限製，但 MoS 2單層的厚度小於 1nm。
直到最近，接觸電阻還是采用 TMD 的最大障礙。然而，在過去一年左右的時間裏，銻和鉍等半金屬已成為潛在的解決方案。半金屬往往不會在半導體帶隙中產生電子態，因為它們本身沒有帶隙，並且它們在費米能級處具有低態密度。
盡管如此，將 TMD 與現有的半導體製造基礎設施集成仍然具有挑戰性。所涉及的許多材料——鉬、硫、銻和鉍等——對行業來說都是新的，可能對現有工藝有害。
在最近的 VLSI 技術研討會上，英特爾的組件研究工程師 Kirby Maxey 和他的同事指出，實際上 TMD 晶體管有兩種不同的用例。一種是在生產線前端（ front-end-of-line），它使用 TMD 代替高性能 finFET 或矽納米片晶體管。這種應用依賴於高質量的單晶層，此時需要在 1,000°C 附近的沉積溫度。英特爾小組表明，金屬有機前體物質的熱解會導致碳沉積以及 TMD，但替代前體和優化的工藝條件可以提高薄膜質量。
第二個潛在用例將 TMD 放置在第二（或第三）有源層中，與中間金屬和接觸層垂直堆疊。一旦金屬層在晶圓上，沉積溫度就會受到更多限製。但是這些後端產線（back-end-of-line）晶體管可能更大，並且能夠使用更厚的多晶通道。成功的沉積工藝需要與沉積發生時晶圓上的任何材料兼容。
高度縮放的 FEOL 設備尋求最小化溝道厚度，僅使用單層 TMD 材料。在第二層開始生長之前，第一個成核位點應該合並成一個連續的薄膜。在今年的材料研究學會春季會議上發表的工作中，亞琛工業大學的研究員 Songyao Tang 及其同事分析了 WS 2單分子層的生長和聚結。隨著initial nucleation islands變大，他們發現中心到邊緣的距離超過了吸附原子的遷移距離。當吸附原子無法到達微晶的邊緣時，就會形成雙層。通常，過早的雙層可以覆蓋薄膜總表麵積的 30%。
亞琛工業大學小組確定了幾種減少雙層形成的方法。如果每個單獨的微晶都更小，那麽吸附原子就不需要走那麽遠就能到達邊緣。因此，一種可能的解決方案是減小 grain size，同時增加nucleation位置的數量。英特爾小組將這一想法更進一步，使用過渡金屬氧化物模式作為與硫屬元素前體反應的模板。使用模板，工藝工程師可以控製 TMD 晶粒相對於預期電路圖案的位置和方向。
較高的沉積溫度通過增加吸附原子在結合到生長膜中之前可以遷移的距離來減少雙層形成。不過，TMD 沉積溫度已經相當高，製造商希望降低它們。最後，降低生長速率使每個吸附原子有更多時間在被隨後的生長掩埋之前找到一個能量有利的位置。
在 12 月的 IEEE 電子器件會議上展示的工作中，Imec 的研究員 Quentin Smets 及其同事提出了四種不同的設計——僅全背柵、頂柵加全背柵設計、僅局部背柵和頂柵加局部背柵設計門“連接雙門”設計。其中，連接的雙門設計提供了最好的溝道控製，但結果不太一致。局部背柵處理導致通道中的形貌。在最短的柵極長度處，頂部柵極電極和電介質之間存在間隙，這可能是由於蝕刻不完全。這些不太理想的結果增加了可變性並為工藝改進提供了機會，但 CDG 設計仍然提供始終如一的更好性能。
在矽GAA設計中，整個門在電氣上是一個單一的單元。隻有一個偏置旋鈕。使用雙獨立門，有兩個。具有兩個輸入信號和一個輸出信號的器件可能定義一個單晶體管邏輯門。傳統的門需要至少兩個晶體管。相比之下，單晶體管門在更小的電路占位麵積內提供相同的功能。台積電的 Yun-Yan Chung 及其同事於 2020 年首次提出了基於獨立控製的頂柵和底柵的單晶體管柵極。最近，韓國仁荷大學的 Minjong Lee 及其同事展示了帶有分離頂柵的設備。在他們的 AND-FET 晶體管/柵極中，柵極的兩半垂直於溝道。僅當柵極的兩半都“開啟”時，晶體管才“開啟”。或者，在 OR-FET 晶體管/柵極中，柵極的一半與通道平行。如果柵極的任何一半“開啟”，則晶體管“開啟”。
本文來源於半導體行業觀察，僅供分享，如有侵權請聯係管理員刪除！
昆山妖精视频大全免费電子13年專注研製妖精视频网页版機，妖精视频网页版機，妖精视频网页版設備，常壓大氣和低壓真空型低溫妖精视频一区二区三区视频設備，大氣低溫妖精视频一区二区三区视频係統，大氣常壓收放卷等離子表麵 設備處理的國家高新技術企業，妖精视频大全免费嚴格執行ISO9001質量體係管理，生產的妖精视频网页版機通過歐盟CE認證，為電子、半導體封裝、汽車、yi療等領域的客戶提供清洗、活化、刻蝕、塗覆的妖精视频一区二区三区视频解決方案，是行業內值得信賴的妖精视频网页版機廠家。如果您想要了解關於產品的詳細內容或在設備使用中存在疑問，歡迎點擊妖精视频大全免费的在線客服進行谘詢，或者直接撥打全國統一 服務熱線400-816-9009，妖精视频大全免费隨時恭候您的來電！
一段時間以來，人們已經了解了諸如 MoS 2和 WS 2等 TMD 對晶體管溝道的優勢。隨著器件的縮小，溝道厚度也需要縮小，以最大限度地減少短溝道效應。然而，在矽中，非常薄的層會受到載流子遷移率降低的影響。陷阱（ traps ）和其他界麵缺陷（interface defects）的影響壓倒了體積特性。
相比之下，二維材料沒有平麵外懸掛鍵（out-of-plane dangling bonds,），從而減少或消除了界麵效應。雖然業界一致認為 3nm 是矽溝道的實際厚度限製，但 MoS 2單層的厚度小於 1nm。
直到最近，接觸電阻還是采用 TMD 的最大障礙。然而，在過去一年左右的時間裏，銻和鉍等半金屬已成為潛在的解決方案。半金屬往往不會在半導體帶隙中產生電子態，因為它們本身沒有帶隙，並且它們在費米能級處具有低態密度。
盡管如此，將 TMD 與現有的半導體製造基礎設施集成仍然具有挑戰性。所涉及的許多材料——鉬、硫、銻和鉍等——對行業來說都是新的，可能對現有工藝有害。
製造 TMD 單層
最好的 TMD 單層是通過從塊狀材料上剝離或在藍寶石上進行分子束外延製造的，這兩種方法都需要隨後轉移到傳統晶圓上。雖然它是一種對製造更友好的工藝，但金屬有機化學氣相沉積需要非常高的沉積溫度，並且可以將碳副產物摻入沉積膜中。在最近的 VLSI 技術研討會上，英特爾的組件研究工程師 Kirby Maxey 和他的同事指出，實際上 TMD 晶體管有兩種不同的用例。一種是在生產線前端（ front-end-of-line），它使用 TMD 代替高性能 finFET 或矽納米片晶體管。這種應用依賴於高質量的單晶層，此時需要在 1,000°C 附近的沉積溫度。英特爾小組表明，金屬有機前體物質的熱解會導致碳沉積以及 TMD，但替代前體和優化的工藝條件可以提高薄膜質量。
第二個潛在用例將 TMD 放置在第二（或第三）有源層中，與中間金屬和接觸層垂直堆疊。一旦金屬層在晶圓上，沉積溫度就會受到更多限製。但是這些後端產線（back-end-of-line）晶體管可能更大，並且能夠使用更厚的多晶通道。成功的沉積工藝需要與沉積發生時晶圓上的任何材料兼容。
高度縮放的 FEOL 設備尋求最小化溝道厚度，僅使用單層 TMD 材料。在第二層開始生長之前，第一個成核位點應該合並成一個連續的薄膜。在今年的材料研究學會春季會議上發表的工作中，亞琛工業大學的研究員 Songyao Tang 及其同事分析了 WS 2單分子層的生長和聚結。隨著initial nucleation islands變大，他們發現中心到邊緣的距離超過了吸附原子的遷移距離。當吸附原子無法到達微晶的邊緣時，就會形成雙層。通常，過早的雙層可以覆蓋薄膜總表麵積的 30%。
亞琛工業大學小組確定了幾種減少雙層形成的方法。如果每個單獨的微晶都更小，那麽吸附原子就不需要走那麽遠就能到達邊緣。因此，一種可能的解決方案是減小 grain size，同時增加nucleation位置的數量。英特爾小組將這一想法更進一步，使用過渡金屬氧化物模式作為與硫屬元素前體反應的模板。使用模板，工藝工程師可以控製 TMD 晶粒相對於預期電路圖案的位置和方向。
較高的沉積溫度通過增加吸附原子在結合到生長膜中之前可以遷移的距離來減少雙層形成。不過，TMD 沉積溫度已經相當高，製造商希望降低它們。最後，降低生長速率使每個吸附原子有更多時間在被隨後的生長掩埋之前找到一個能量有利的位置。
新器件設計支持新邏輯概念
隨著提議的器件設計走向製造，工藝工程師必須確定是否存在合理的集成方案。例如，許多提議的設計依賴於背柵，要麽應用一般的反向偏置，要麽形成單獨控製的局部柵極。雖然這樣的設計相對容易通過層轉移技術製造，但直接在預先存在的柵極電介質上生長高質量的 TMD 材料並不那麽簡單。在矽GAA設計中，整個門在電氣上是一個單一的單元。隻有一個偏置旋鈕。使用雙獨立門，有兩個。具有兩個輸入信號和一個輸出信號的器件可能定義一個單晶體管邏輯門。傳統的門需要至少兩個晶體管。相比之下，單晶體管門在更小的電路占位麵積內提供相同的功能。台積電的 Yun-Yan Chung 及其同事於 2020 年首次提出了基於獨立控製的頂柵和底柵的單晶體管柵極。最近，韓國仁荷大學的 Minjong Lee 及其同事展示了帶有分離頂柵的設備。在他們的 AND-FET 晶體管/柵極中，柵極的兩半垂直於溝道。僅當柵極的兩半都“開啟”時，晶體管才“開啟”。或者，在 OR-FET 晶體管/柵極中，柵極的一半與通道平行。如果柵極的任何一半“開啟”，則晶體管“開啟”。
縱向和橫向Split-Gate模型
現在說基於過渡金屬二硫化物通道的單晶體管門是否是數字邏輯的未來，或者晶體管最終是否會進入 BEOL 堆棧還為時過早。但隨著矽的終結——這一次可能是真的——這些材料提供了一種對後矽未來的看法。昆山妖精视频大全免费電子13年專注研製妖精视频网页版機，妖精视频网页版機，妖精视频网页版設備，常壓大氣和低壓真空型低溫妖精视频一区二区三区视频設備，大氣低溫妖精视频一区二区三区视频係統，大氣常壓收放卷等離子表麵 設備處理的國家高新技術企業，妖精视频大全免费嚴格執行ISO9001質量體係管理，生產的妖精视频网页版機通過歐盟CE認證，為電子、半導體封裝、汽車、yi療等領域的客戶提供清洗、活化、刻蝕、塗覆的妖精视频一区二区三区视频解決方案，是行業內值得信賴的妖精视频网页版機廠家。如果您想要了解關於產品的詳細內容或在設備使用中存在疑問，歡迎點擊妖精视频大全免费的在線客服進行谘詢，或者直接撥打全國統一 服務熱線400-816-9009，妖精视频大全免费隨時恭候您的來電！
妖精视频大全免费推薦
行業資訊
- 美成熟製程芯片低價衝擊國內市場 商務部：將依法啟動調查
- 醫療導管等離子蝕刻機介紹
- 昆山妖精视频大全免费通過高新技術企業重新認定
- 我國新能源汽車銷量蟬聯全球第一，新能源汽車促進妖精视频网页版機表麵處理事業發展！
- 蘋果發布兩顆芯片：M2 Pro 和 M2 Max，妖精视频网页版機能夠應用在上麵嗎？
- 2022年硬盤出貨量：大幅下跌，接近腰斬，這對妖精视频网页版機有什麽樣影響呢？
- 博世在蘇州投資建立新能源汽車核心部件及自動駕駛研發製造基地，促進妖精视频网页版機行業發展！
- 2022年汽車銷量2686.4萬，新能源市場占有率達到25.6%，妖精视频网页版機的能夠帶來什麽變化？
- 確保芯片供應充分，重塑汽車產業集群，妖精视频网页版機成為汽車領域的一員呢？
- 電子後視鏡正式在我國獲批，新的市場出現，妖精视频网页版機能夠做哪些工作呢？
蘇公網安備 32058302002178號
